

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02227900 A

(43) Date of publication of application: 11.09.90

(51) Int. CI

G11C 16/06

(21) Application number: 01046913

(22) Date of filing: 28.02.89

02.89 (72) Inventor:

(71) Applicant: FUJITSU LTD

YOSHIDA MASANOBU


#### (54) SEMICONDUCTOR MEMORY

#### (57) Abstract:

PURPOSE: To shorten an access time, to stably secure normal output data and to improve reliability by providing a second reference transistor in parallel to a reference transistor and making a comparative current at the time of reading larger than the time of verifying a program.

CONSTITUTION: A second reference transistor T5X is provided in parallel to a reference transistor T5R, and a signal R is supplied to the gate. The signal R is a signal made into an 'L' at the time of verifying the program and into an 'H' at the time of reading, and consequently, the transistor T5X is composed to be turned on at the time of read and turned off at the time of verifying the program and to make the comparative current at the time of reading larger than the time of verifying the program. Thus, the access time can be shortened, simultaneously, the output data can be stabilized, and the reliability can be improved.

COPYRIGHT: (C)1990,JPO&Japio



BEST AVAILABLE COPY

⑲ 日本国特許庁(JP)

① 特許出顧公開

# ◎ 公開特許公報(A) 平2-227900

®Int. Cl. 5

識別記号

庁内整理番号 --

❷公開 平成2年(1990)9月11日

G 11 C 16/06

7131-5B G 11 C 17/00 7131-5B 309 A F

審査請求 未請求 請求項の数 1 (全10頁)

60発明の名称 -

半導体記憶装置

**須特 顧 平1-46913** 

22出 頭平1(1989)2月28日

**加発明者 吉田** 

正信

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

加出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

@代理人 弁理士 井桁 貞一 外2名

明 福 書

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

プログラム可能な不揮発性メモリ・セル・トランジスタを複数配列し、

該メモリ・セル・トランジスタとリファレンス・トランジスタのそれぞれに渡れる電流を比較して記憶情報を検出するセンスアンプを備え、

該センスアンプは、前記リファレンス・トランジスタと並列に接続され、プログラム・ベリファイ時にオフ、リード時にオンとなる第2のリファレンス・トランジスタを含み、

プログラム・ベリファイ時よりリード時の比較 電流を多くするように構成したことを特徴する半 導体記憶装置。

#### 3. 発明の詳額な説明

(目次)

概要

産業上の利用分野

従来の技術

(第3~9図)

発明が解決しようとする問題点

課題を解決するための手段

作用

実施例

本発明の一実施例

(第1、2図)

発明の効果

〔概要〕

半導体記憶装置に関し、

簡単な構成でアクセス時間の短縮を図りつつ、 安定して正常な出力データを確保し、信頼性を高 めることのできる半導体配位装置を提供すること を目的とし、

プログラム可能な不揮発性メモリ・セル・トラ

ンジスタを複数配列し、該メモリ・セル・トランジスタとリファレンス・トランジスタのそれぞれ 波れる電流を比較して配使情報を検出する センスアンプを備え、該センスアンプは、前配リファレンス・トランジスタと並列に接続され、プログラム・ベリファイ時にオフ、リード時にオンとなる 第2のリファレンス・トランジスタを含み、プログラム・ベリファイ時よりリード時の比較電流を多くするように構成する。

#### 〔産業上の利用分野〕

本発明は、半導体記憶装置に係り、詳しくは、 フィールドでプログラム可能なEPROMと称される不揮発性の半導体記憶装置に関する。

EPROM (erasable and Programmable RON) は紫外線をチップに照射することによりデータ内容が消去できるので、データの再書き込みが可能でMOS型の素子で構成されている。ユーザ・プログラマブルROMの中では最も大容量のものが入手できるほか、現在ではCMOS 案子も多数関

ており、フローティングゲート2の電位はフローティングゲート2中の電荷量とコントロールゲート3の電位とにより決定される。

なお、BPROMとしてこれらのメモリ・セル・トランジスタが複数配置される場合は、コントロールゲート3およびドレイン4はそれぞれ共遺に接続され、前者はワード線、後者はピット線となる。また、ソースは遺常OVに接続される。

メモリ・セル・トランジスタに繋外線を照射すると、フローティングゲート2中から電子が逃げ、電荷量は0になる。これを消去と称する。消去後、コントロールゲート3に、例えば5 V というような電圧を印加すると、容量結合により、つったないで、このMOSトランジスタは導速状態になり、電流を流す(情報\*1 \*に相当)。5 V というのは、BPROMが過常使用される V C C と呼ばれる電源電圧の値であり、コントロールゲート3には普通 V C C が印加されるように設計される。

一方、コントロールゲート3に12.5Vのような

発されており、低消費電力システムの構成には非常に有利である。近時は、大容量化によりプログラム時間短縮が望まれるとともに、リード情報が安定して出力できることが望まれる傾向にある。

#### (従来の技術)

高電圧を印加し、ドレイン4にも7V程度の電圧を印加し、ドレイン4にも7V程度の電圧ン現象により高エネルギの電子が多量に発生する。そのでは、フローティングゲート2にできる。これをプログラムと称する。ににおけるで、フローティングゲート2は負ののViDローティングゲート2は負のOViDロではなり、このトランジスタは非導し、電流を流さない(情報・0・に相当)。

センスアンプは、このメモリ・セル・トランジスタの電流を検出する。すなわちセンスアンプに接続されたメモリ・セル・トランジスタが電流を渡せば、センスアンプの出力は『H』となり流さなければ、『し』となる。実際には、センスアンプにはセンス電流(比較電流に相当)と呼ばれるものが設定され、メモリ・セル・トランジスタの流す電流がそれより多ければ出力は『H』、少な

ければ" L " となる。ここで、" H " とは信号が VCCとほぼ同じ電位、" L " とは信号がVSS とほぼ同じ電位であることを意味する。

なお、BPROMには必ずVCC、VPP、VSSという3つの電源端子がある。VCCには5Vの電源を印加する。また、VPPにはプログラム時は12.5Vというような高電圧を印加し、リード時にはVCCと同電位にする。VSSは接地電位(0V)である。したがって、プログラムとはBPROMにデータを書くことを意味する。リードとはBPROMをROMとして使用することを意味する。

フローティングゲート 2 に往入される電子の量はアナログ量であり、注入される電子の量はプログラム時間に大きく依存する。 言い換えると、プログラム後のメモリ・セル・トランジスタの流は注入された電子の量に応じた連続的な変化をとり、その特性の一例を示すと、第 4 図のようになり、同図はメモリ・セル・トランジスタの書き

分の時間を必要とし、これでは時間が長すぎるので、プログラム時間短縮が市場から強く要求される。

一方、プログラム後、電子は熱エネルギにより ごく徐々にではあるが、フローティングゲート2 から逃げていくので、第5図に一例を示すように 書き込みがなされたメモリ・セル・トランジスタ の流す電流は初期(プログラム直後)に比べ時間 がたつにつれ少しづつ増加していく。なお、第5 団はメモリ・セル・トランジスタのドレイン電流 対放置時間特性を示すもので、書き込み後250 ℃ で放置し、フローティングゲート2に5V、ギレ イン4に1Vを印加し、ソースをOVとした場合 のメモリ・セル・トランジスタが流すドレイン電 波を示すものである。第5図から明らかであるよ うに、プログラム時間を短縮してぎりぎりのドレ イン電流で『0』を読んでいると、時間がたつに つれてドレイン電流が増加してしまうため、セン スアンプは"L"ではなく、"H"を出力してし まうおそれがある。このようにセンス電波近辺の

BPROMの大容量化に伴い、プログラムに要する時間が長くなってくると、当然のことながら時間短縮が要求される。具体的には、BPROMは1アドレスあたりのプログラム時間として数mS必要である。大容量化により、例えば1MBPROMでは全アドレスをプログラムするのに数

電流を渡すメモリ・セル・トランジスタ(このような状態を特に中間状態と呼ぶ)は"1"から "0"へ変化しやすいが、このような中間状態のメモリ・セル・トランジスタに対しても安定して 正常な出力をするBPROMでないとシステムの 信頼性が損なわれる。

第6図において、Tl. T2はPチャネルMO Sトランジスタ(以下、適宜トランジスタと略し て用いる)、T3.T4はNチャネルMOSトラ ンジスタ、 T 5 はメモリ・セル・トランジスタで ある。また、Rはプログラム・ベリファイ時に " H "、リード時に"L"となる信号、VCCは 電源の電位(5 V)、 V S S は接地電位(0 V)、 Valasは2 V程度の一定電圧である。Yはピット 線選択信号でアドレス入力をデコードした信号、 Xはワード級選択信号でアドレス入力をデコード した信号であり、X、Yは非選択時はVSS、選 択時はプログラム・モードでVPP、他のモード ではVCCとなる。10はインパータで、その入力 がリードデータのH/Lのしきい値である基準電 EVrar より高ければ"し"を、低ければ"H" を出力信号(出力データに相当)Dとして出力す

動作は第7図に示すようになる。すなわち、プログラム・ベリファイ時はトランジスタT1がオン、トランジスタT2がオフするので、センスア

出力信号Dは『H『になる。

一方、リード時は、例えばトランジスタT5が \*1 \*であればノードN1の電位はV2になるが、 V2 < Vror なので出力信号Dは \*H \*になる。 トランジスタT5が \*0 \*であればノードN1の 電位はV4になるが、V4 < Vroe なので出力信 号Dは \*L \*になる。また、トランジスタT5が 中途半端に電流を流す場合はノードN1の電位は V6の電圧にあるが、V6 > Vror なので出力信 号Dは \*L \*になる。

このように、トランジスタT5 がプログラム直後に"0°と"1°の中間状態であると、プログラム・ベリファイ時は出力信号 D は"H"になるので、再度プログラムがなされる。また、トランジスタT5 が初期にぎりぎりで"0°にプログラムされたベリファイをパスし、その後電流が増えて中間状態になっても、リード時はトランジスタT1 とトランジスタT3 がオンして出力信号が"L"になるので正常に動作する。

ンプのノード(節点)N1の電位はトランジスタ T1の電流負荷特性とトランジスタT4の電流駆動特性によって決まる。一方、リード時はトラン ジスタT2もオンするので、センスアンプのノードN1の電位はトランジスタT1とトランジスタ T2の電流負荷特性とトランジスタT4の電流駆動特性よって決まる。すなわち、この回路では プログラム・ベリファイ時よりリード時のセンス 電流を大きくし、このことによりBPROMの信 観性の向上を意図している。

具体的に述べると、例えばプログラム・ベリファイ時にはトランジスタT5が"1"であれば、ノードN1の電位は第7図の特性から明らかなようにV1になるが、V1は基準電圧Vrac より低いので、出力信号Dは"H"になる。また、トランジスタT5が"0"であればノードN1の電位はV3になるが、V3は基準電圧Vrac より高いので、出力信号Dは"L"になる。トランジスタT5が中間状態の場合は、ノードN1はV5の電位になるが、V5は基準電圧Vrac より低いので、

#### (発明が解決しようとする課題)

しかしながら、最近の半導体メモリのアクセス時間は非常に短いものが要求されているため、このような従来のEPROMにあっては、出力データの信頼性向上がはかれるものの、高速性が充分でないという問題点があった。

近時、アクセス時間を短くする工夫としてセンスアンプの回路形式も大きく変化しており、多くの場合はメモリ・セル・トランジスタの電流とりファレンス・トランジスタの電流とを比較して動作する差動増幅回路型のセンスアンプを採用している。そのような例としては、次の文献に開示されているようなものが開発されている。

- (1) ISCC87 DIGEST of TE CHNICAL PAPERS P75, FIG2
- (E) ISCC88 DIGEST of TE CHNICAL PAPERS P121, FIG2
- (II) LSCC88 DIGEST of TE

CHNICAL PAPERS P125 . FIG 2 . FIG 4

このようなセンスアンプを発展させ、特にアク セス時間の一層の向上を図ったものとしては、例 えば第8団に示すようなものがある。 同図におい 7, T1, T1R, T6, T6R, T9 t1 P++ オルMOSトランジスタ、T3, T3R, T4, T4R, T7, T7R, T8, T8RUN++ ルMOSトランジスタ、T5. T5Rはメモリ・ セル・トランジスタ (このうち、T5Rはリファ ・レンス・トランジスタ)であり、トランジスタT 6. T 6-R, T 7. T 7 R はフリップフロップを 構成する。なお、各トランジスタのうちT1とT 1R、T3とT3R、T4とT4R、T6とT6 R、T7とT7R、T8とT8Rは電波電圧特性 が全く同じトランジスタであり、また、リファレ ンス・トランジスタT5Rはメモリ・セル・トラ ンジスタT5の半分の電流を渡す特性になってい る。VCCは電源(5V)、VSSは接地電位 (OV)であり、ATDはアドレスの変化を検出

差がついたところでDATD信号が"H"になると中和されて平衡状態になっていたフリップフロップが安定状態に遷移し、出力データ信号D。 Dが確定する。したがって、このようなセンスアンプではメモリ・セル・トランジスタT5。 T5Rの電流が100 %寄生容量の放電に関与するためスピードが非常に速い。

ところが、このような高速型のセンスアンプではアクセス時間は短くすることができるものの、第6図のような定常的にオンしている負荷トランジスタ (トランジスタ T 2 に相当) が存在しないため、同図の回路の機能である出力データの信頼性を高めるという効果が得られず、この点で改善の余地がある。

そこで本発明は、簡単な構成でアクセス時間の 短縮を図りつつ、安定して正常な出力データを確 保し、信頼性を高めることのできる半導体記憶装 置を提供することを目的としている。 して "L" のパルスを出す信号、DATDはその 遅延信号で "H" のパルスを出す信号、V<sub>BIAE</sub>は 2 V程度の一定電圧である。

この回路の動作は第9図に示すようになり、ア ドレス信号が変化すると、ATD信号が"L"の パルスを出す。このとき、トランジスタT1とT I R が充分大きければ、トランジスタT5やT5 Rに関係なくノードN1、N1Rの電位はVCC まで上がり、またトランジスタT9のオンにより 出力信号であるDとDは等しい電圧に中和される。 ATD信号のペルスが"H"に戻ると、トランジ スタT5とT5Rが寄生容量を放電し始める。こ の寄生容費は通常かなり大きく、EPROMのア クセス時間に大きく影響する。一方、トランジス タT5が"0"であればゆっくりと、トランジス タT5が"1"であれば急速に放電が進み、ノー FN1、NIRの電位がVCCから下降する。こ のとき、トランジスタT5RはトランジスタT5 の半分の電流を流すため、その中間の速さで放電 する。ある程度ノードN1とノードN1Rの電圧

#### (課題を解決するための手段)

本発明による半導体記憶装置は上記目的達成のため、プログラム可能な不揮発性メモリ・セル・トランジスタを複数配列し、該メモリ・セル・トランジスタとリファレンス・トランジスタの音を指して記憶情報を検出するセンスアンプを備え、該センスアンプを構え、該センスアンプを構え、前記リファレンス・トランジスタと並列に接続され、プログラム・ベリファイ時にオフ、リード時の比較電流を多くするように構成する。

#### (作用)

本発明では、リファレンス・トランジスタと並列に第2のリファレンス・トランジスタが設けられ、プログラム・ベリファイ時は第2のリファレンス・トランジスタがオフする。そのため、ノードN1Rの動きはリード時に比べて緩やかになるので、メモリ・セル・トランジスタの電流をかな

り少なくし、ノードN1の動きをN1Rよりも緩 やかにしないと"0"が読めなくなり、仮にメモ リ・セル・トランジスタが"0"と"1"の中間 状態であると、プログラム・ベリファイ時はデー 夕出力が"H"になるので、再度プログラムがな される。これにより、信頼性が高まる。

一方、リード時は第2のリファレンス・トランジスタがオンし、ノードN1Rは通常の動きをするので、メモリ・セル・トランジスタの電流が若干多くても安定して"0"が読め、かつ差動増幅型の高速センスアンプの特性が発揮され、アクセス時間が短縮する。

したがって、アクセス時間の短縮を図りつつ、 出力データが安定し信頼性の向上が図られる。

#### (実施例)

以下、本発明を図面に基づいて説明する。

第1、2図は本発明に係る半導体記憶装置の一 実施例を示す図であり、特に第1図はEPROM のセンスアンプ、第2図はその動作説明のタイミ

と同様であるが、トランジスタT5Xが加えられているため動作を説明する。

すなわち、まず、リード時は信号Rが"H"に なることによりトランジスタT5Xがオン状態と なる。そして、アドレス入力が変化するとATD 信号が"L"のパルスを出す。このとき、トラン ジスタT1とトランジスタT1Rが充分大きけれ ば、トランジスタT5やトランジスタT5R、ト. ランジスタT5Xに関係なくノードNI、NIR の電位はVCCまで上り、またトランジスタT9 のオンにより出力データD、Dは等しい電圧に中 和される。その後、ATD信号のパルスが"H" に戻ると、トランジスタT5, トランジスタT5 RおよびトランジスタT5Xが寄生容量を放電し 始める。トランジスタT5が"0"であればゆっ くりと、トランジスタT5が『1"であれば急速 に放電が進み、ノードN1、N1Rの電位がVC Cから下降する。トランジスタT5Rとトランジ スタT5Xは合わせてトランジスタT5の半分の 電流を流すため、その中間の速さで放電する。あ

ングチャートを示している。第1図の説明にあたり、第8図に示した従来例と同一構成部分には同一番号を付して重複説明を省略する。

以上の構成において、動作のタイミングチャー トは第2図のように示される。リード時は従来例

る程度ノードN1とノードN1Rの電圧差がついたところでDATD信号が"H"になると、中和されて平衡状態になっていたフリップフロップが安定状態に遷移し、出力データ信号D。Dが確定する。したがって、トランジスタT5、トランジスタT5RおよびトランジスタT5Xの電流は100 %寄生容量の放電に関与し、スピードが速くアクセス時間が短縮する。

一方、プログラム・ベリファイ時は信号 R が "L"になることによりトランジスタ T 5 X がオフする。このため、ATD 信号のパルスが "H"に戻ってからは、トランジスタ T 5 とトランジスタ T 5 R が それぞれの寄生容量を放電する際、トランジスタ T 5 X がオフしていることから、ノード N 1 R はリード時に比べてゆっくりと V C C から下がる (第2 図中破線曲線を別り。したかり、トランジスタ T 5 の電流がかなり少なものに 例えば いと、 "0"が読めなくなる。このため、例えば 仮にトランジスタ T 5 がプログラム直後に "0"

と"1"の中間状態であると(プログラム時間の 短縮をし過ぎたような場合)、プログラム・ベリ ファイ時の出力データDが"H"になるので、再 度プログラムがなされる。したがって、書き込み データの信頼性が保たれる。

また、トランジスタT5が初期にぎりぎりで"0"にプログラムされてベリファイをパスし、その後電流が増えて中間状態になっても、リード時はトランジスタT5Xがオンしていわゆるセンス電流が多くなるので、出力データDは"L"が出力されて正常に動作する。

このように、本実施例では簡単な構成でトランジスタT5とトランジスタT5R、トランジスタT5R、トランジスタT5Xの電流を比較する差動増幅型の高速センスアンプにおけるプログラム・ベリファイ時よりリード時のセンス電流を大きくしているので、出力データを安定して正常なものとすることができるともに、アクセス時間の短縮を両立させることができる。

#### 作を説明する特性図、

第8図は従来のEPROMの高速型センスアンプの回路図、

第9図は従来のEPROMの高速型センスアンブの動作を説明するタイミングチャートである。

T1, T1R, T6, T6R, T9

…… PチャネルMOSトランジスタ、

T3, T3R, T4, T4R, T7,

TB、TBR……NチャネルMOSトランジスタ、

T5……メモリセル・トランジスタ、

T5R……リファレンス・トランジスタ、

T5X…… 第2のリファレンス・トランジスタ。

#### 代理 人 弁理士 井 桁 貞



#### (発明の効果)

本発明によれば、簡単な構成でアクセス時間の 短縮を図りつつ、安定して正常な出力データを確 保することができ、信観性を高めることができる。

#### 4. 関面の簡単な説明

第1、2回は本発明に係る半導体配位装置の一 実施例を示す図であり、

第1団はその回路団、

第2図はその動作を説明するタイミングチャート。


第3図はEPROMのメモリ・セル・トランジ スタを説明する図、


第4図はEPROMの書き込み時間とドレイン 電流との顕係を示す図、

第5図はEPROMのドレイン電流と放電時間 との関係を示す図、


第 6 図は従来の E P R O M のセンスアンプの回 路図、

第1図は従来のEPROMのセンスアンプの動






EPROMのメモリ・セル・トランジスタを脱弱する図 第1 3 図




T1、T1R、T6 、T9:P5+ネルMOSトランジスタ T3、T3R、T4、T4R、T7、T8、T8R:N5+ネルMOSトランジスタ T5:メモリセル・トランジスタ T5R:リファレンス・トランジスタ T5X:第2のリファレンス・トランジスタ

### 一実施例の回路図 第 1 図



一実施例の動作を説明するタイミングチャート 第 2 図


## 特開平2-227900 (9)




100 (µA) 90 80 70 60 50 40 30 20 100 100 100 (H)

EPROMの書き込み時間とドレイン電池との関係を示す関
第 4 図

BPROMのドレイン電流と放置時間との関係を示す哲 第 5 図







従来のEPROMのセンスアンプの国路図 第 6 図

従来のEPROMのセンスアンプの動作を展明する特性図 第 7 図

## 特開平2-227900 (10)



従来のBPROMの高速型センスアンプの回路図 第 8 図



従来のEPROMの高速型センスアンプの動作を説明する特性図 第 9 図

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
″ отнер.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.